106學年第1學期課程綱要 |
@尊重智慧財產權,請同學勿隨意影印教科書 。 Please respect the intellectual property rights, and shall not copy the textbooks arbitrarily. |
一、課程基本資料 |
開課序號 | 2915 | 課程學制 | |
科目代碼 | CSC0011 | 課程名稱 | 電腦輔助VLSI設計 |
英文名稱 | Computer-Aided Design for VLSI Design | ||
全/半年 | 半 | 必/選修 | 選修 |
學分數 | 3.0 | 每週授課時數 | 正課時數: 3 小時 |
開課系級 | 資工系(學)大碩合開 | ||
先修課程 | |||
課程簡介 | 課程主要教學目的為介紹VLSI設計方法,包含硬體描述語言、VLSI設計流程,以及相關電腦輔助設計工具等。 | ||
課程目標 | 對應系所核心能力 | ||
1. 了解VHDL以及Verilog等硬體描述語言 | 學士: 1-2 能瞭解資訊系統軟硬體的關係及運作原理 碩士: 1-2 能了解資訊系統軟硬體的關係及運作原理 |
||
2. 了解FPGA以及ASIC等相關之VLSI設計流程 | 學士: 2-3 具有從經驗中提昇專業思考層次的能力 碩士: 2-3 具有從經驗中提升專業思考層次的能力 |
||
3. 介紹Quantus II、Modelsim以及Design Compiler等電腦輔助設計工具 | 學士: 3-1 具有研究創新的能力 3-3 具有持續追求新知的精神 碩士: 3-1 具有研究創新的能力 3-3 具有持續追求新知的精神 |
二、教學大綱 |
授課教師 | 黃文吉 | ||
教學進度與主題 | |||
2.VHDLandVerilog 4.ImplementationofMIPSCPU |
|||
教學方法 | |||
方式 | 說明 | ||
講述法 | 以 ppt講述 | ||
實驗/實作 | 以 VHDL/Verilog實作為主 | ||
評量方法 | |||
方式 | 百分比 | 說明 | |
作業 | 40 % | 約5-6作業,以 VHDL/Verilog實作為主 | |
期中考 | 30 % | 紙筆測驗 | |
期末考 | 30 % | 紙筆測驗 | |
參考書目 |
|